计算机研究与发展 ›› 2017, Vol. 54 ›› Issue (5): 1077-1085.doi: 10.7544/issn1000-1239.2017.20160122
吴安1,金西1,2,杜学亮2,张克宁1,姚春赫1,马淑芬2
Wu An1, Jin Xi1,2, Du Xueliang2, Zhang Kening1, Yao Chunhe1, Ma Shufen2
摘要: 高动态范围(high dynamic range,HDR)视频算法计算复杂度高,硬件实现需要大量逻辑和存储资源,且现有的算法难以满足高分辨率下的实时性要求.针对上述问题,提出一种优化的HDR视频流水线算法,同时利用FPGA的并行可重构特性,完成该算法的硬件实现.算法首先将相机响应函数内置于FPGA的查找表(look-up table, LUT)中,对3帧低动态范围(low dynamic range, LDR)图像进行合并,转换后的数据通过多路并行流水缓存在FPGA的BRAM中; 然后使用快速的全局色调映射算法将结果实时显示输出.最终算法在Xilinx Kintex-7开发板上实验通过,在120 MHz系统时钟频率下,对于1 920×1 080分辨率的视频流,处理速度达到65 f/s,满足了实时性要求.
中图分类号: