芯片敏捷开发实践：标签化RISC-V

余子濠; 刘志刚; 李一苇; 黄博文; 王卅; 孙凝晖; 包云岗

doi:10.7544/issn1000-1239.2019.20180771

芯片敏捷开发实践：标签化RISC-V

余子濠^1,2,
刘志刚^1,2,
李一苇^1,2,
黄博文¹,
王卅^1,2,
孙凝晖^1,2,
包云岗^1,2

¹(计算机体系结构国家重点实验室(中国科学院计算技术研究所) 北京 100190)
²(中国科学院大学北京 100049) (yuzihao@ict.ac.cn)

基金项目: 国家重点研发计划项目(2016YFB1000201)；国家自然科学基金项目(61420106013, 61702480)；中国科学院青年创新促进会(2013073)

详细信息

中图分类号: TP302.1
计量
- 文章访问数: 4266
- HTML全文浏览量: 57
- PDF下载量: 1932
出版历程
- 发布日期: 2018-12-31

Practice of Chip Agile Development: Labeled RISC-V

¹(State Key Laboratory of Computer Architecture (Institute of Computing Technology, Chinese Academy of Sciences), Beijing 100190)
²(University of Chinese Academy of Sciences, Beijing 100049)

摘要

摘要: 随着开放指令集RISC-V的流行，开源芯片的概念逐渐进入人们的视野.但是目前的芯片设计项目需要投入相当的人力和时间才能开展，并且具有一定的风险，这些情况一定程度上限制了开源芯片的发展.为了进一步降低芯片开发的门槛，加州大学伯克利分校先后设计了开放指令集RISC-V，开放了其SoC实现Rocket Chip的项目源码，并提出了一门面向敏捷开发的硬件构建语言Chisel.RISC-V，Rocket Chip和Chisel是如何赋能开源芯片敏捷开发？将基于中国科学院计算技术研究所的研究工作“标签化RISC-V”项目开发过程中的若干案例，展示：1)开放又活跃的指令集生态(如RISC-V)是推动芯片研发创新的必要条件；2)Chisel的信号整体连接、元编程、面向对象编程以及函数式编程等特性可大幅缩减代码量，提升代码可维护性；3)敏捷开发能在编码效率提升一个数量级的同时，达到与传统硬件开发模式相当甚至更优的性能、功耗与面积.
- RISC-V /
- Chisel /
- 开源 /
- 芯片设计 /
- 敏捷开发
Abstract: Current chip design projects require considerable manpower and time to carry out, and have certain risks. These conditions have limited the development of open-sourced chip design to some extent. To further reduce the threshold for chip development, research teams at University of California, Berkeley have designed the open ISA RISC-V. They also open-sourced the Rocket Chip project, the SoC implementation of RISC-V, and put forward Chisel, a new hardware construction language, for agile development. How do RISC-V, Rocket Chip and Chisel enable open-source chip agile development? With some case studies during the development of the Labeled RISC-V project led by the Institute of Computing Technology, Chinese Academy of Sciences, this article shows: 1) An open and active ISA ecosystem (such as RISC-V) is a necessary condition to promote chip innovation; 2) Chisel’s features such as bulk connection, metaprogramming, object-oriented programming, and functional programming, can greatly reduce the amount of code and improve code maintainability; 3) Agile development can achieve an order of magnitude improvement in coding efficiency, while achieving comparable or even better performance, power consumption and area overhead than traditional hardware development models.
- RISC-V /
- Chisel /
- open-source /
- chip design /
- agile development

HTML全文

参考文献(0)

施引文献(45)

期刊类型引用(15)

1.	韩宇昕，卜刚，郭钰. 基于RISC-V内核的UHF RFID阅读器SoC设计. 计算机工程与设计. 2024(05): 1588-1594 . 百度学术
2.	蒋文成，黄嵩人. 基于Chisel语言的异步FIFO设计及验证. 电子与封装. 2024(09): 70-74 . 百度学术
3.	王凯帆，徐易难，余子濠，唐丹，陈国凯，陈熙，勾凌睿，胡轩，金越，李乾若，李昕，蔺嘉炜，刘彤，刘志刚，王华强，王诲喆，张传奇，张发旺，张林隽，张紫飞，张梓悦，赵阳洋，周耀阳，邹江瑞，蔡晔，郇丹丹，李祖松，赵继业，何伟，孙凝晖，包云岗. 香山开源高性能RISC-V处理器设计与实现. 计算机研究与发展. 2023(03): 476-493 . 本站查看
4.	齐乐，常轶松，陈欲晓，张旭，陈明宇，包云岗，张科. 基于SoC-FPGA的RISC-V处理器软硬件系统级平台. 计算机研究与发展. 2023(06): 1204-1215 . 本站查看
5.	谭飞鸿，苏成悦. 基于Chipyard的RISC-V处理器设计与实现. 现代计算机. 2023(17): 68-73 . 百度学术
6.	郭俊，虞致国，洪广伟，顾晓峰. 基于RISC-V处理器的固件更新系统设计. 计算机工程与应用. 2022(04): 298-303 . 百度学术
7.	陆松，蒋句平，任会峰. 基于FPGA快速实现定制化RISC-V处理器. 计算机工程与科学. 2022(10): 1747-1752 . 百度学术
8.	李暾，贺旭，屈婉霞，万海. 微处理器敏捷设计方法综述. 计算机辅助设计与图形学学报. 2021(02): 298-309 . 百度学术
9.	娄冕，张海金，杨靓，刘思源，赵亮. 基于Chisel语言的RISC-V处理器设计技术. 微电子学与计算机. 2021(03): 51-55 . 百度学术
10.	高营，刘德，鞠虎. 基于开源处理器Rocket的异构SoC设计与验证. 电子与封装. 2021(03): 66-70 . 百度学术
11.	高营，鞠虎，刘德. 开源处理器Rocket的异构SoC原型验证设计. 单片机与嵌入式系统应用. 2021(07): 12-15+18 . 百度学术
12.	薛子涵，解达，宋威. 基于RISC-V的新型硬件性能计数器. 计算机系统应用. 2021(11): 3-10 . 百度学术
13.	刘畅，武延军，吴敬征，赵琛. RISC-V指令集架构研究综述. 软件学报. 2021(12): 3992-4024 . 百度学术
14.	邢益良. 敏捷开发在高职课程团队教学中的应用探讨. 实验技术与管理. 2019(09): 142-144 . 百度学术
15.	张乾龙，侯锐，杨思博，赵博彦，张立新. 体系结构模拟器在处理器设计过程中的作用. 计算机研究与发展. 2019(12): 2702-2719 . 本站查看