SW-IntraCC: A Collective Communication Mechanism for Sunway AI Acceleration Card Internals
-
摘要:
大规模语言模型参数量呈指数级增长趋势，对加速卡算力密度与通信效率提出更高要求，推动单卡多芯粒、多芯片及多通信实体等新型架构的快速发展. 申威智能加速卡采用4个核组片上环网架构，但在大模型训练中，数据通信量大和卡内传统Ring集合通信方式面临单核组显存容量与传输带宽双重限制、卡内集合通信效率低、通信计算无法重叠等核心瓶颈. 采用软硬协同设计理念提出SW-IntraCC（Sunway-intra collective communication）的优化框架，通过三级存储架构突破上述限制. 首先，基于片上高速环网构建三级存储架构，单核组显存容量最高扩大至4倍，主机-加速卡传输带宽提升3倍；其次，设计采用交叉共享访存的片内高效CSC（cross shared communication）通信算法，实现面向大模型训练的典型通信算子CSC-AG（CSC-AllGather）和CSC-RS（CSC-ReduceScatter），通信效率是传统方式的2.15倍；最后，提出双向算子融合的通信计算重叠方法，实现通信与计算重叠，优化后通信性能提升59%.
-
关键词:
- 集合通信 /
- 申威智能加速卡 /
- SW-IntraCC /
- 通信优化 /
- 环形网络
Abstract:The number of large-scale language model parameters is growing exponentially, which puts forward higher requirements on the arithmetic density and communication efficiency of the acceleration card, and promotes the rapid development of new architectures, such as single-card multi-core, multi-chip and multi-communication entities. Sunway AI acceleration card adopts four-core group on-chip Ring bus architecture, but in the large model training, the data communication volume is large, and the traditional Ring collection communication method faces the core bottlenecks such as the double limitation of single-core group memory capacity and transmission bandwidth, low collection communication efficiency, and the inability to overlap the communication and computation. In this paper, the optimization framework of SW-IntraCC (Sunway-intra collective communication) is proposed by adopting the concept of software-hardware collaborative design to break through the above limitations through the three-tier storage architecture. First, the three-tier storage architecture is constructed based on on-chip high-speed Ring network, which expands the memory capacity of a single core group by up to four times and increases the host-accelerator card transmission bandwidth by three times; Second, an intra-chip cross shared communication (CSC) algorithm is designed with interleaved memory access patterns, implementing CSC-AG (CSC-AllGather) and CSC-RS (CSC-ReduceScatter) operators optimized for large model training. Benchmark results demonstrate that CSC achieves 2.15 times higher communication efficiency compared with conventional collective primitives. Finally, a bidirectional operator fusion strategy is proposed to enable communication-computation overlap, yielding a 59% improvement in communication performance after optimization.
-
随着人类日益增长的能源需求和不可再生资源的枯竭，核聚变能源由于其清洁性和安全性作为解决长期能源需求的解决方案，越来越受到人类社会的关注，目前正在建设中的国际热核实验反应堆（international thermonuclear experimental reactor，ITER）是实现核聚变能和平应用的重要里程碑. 磁约束核聚变是产生热核聚变能的最重要方法之一[1-2]. 在反应堆中实现和维持等离子体聚变过程具有巨大的科学和技术挑战，其中针对等离子体稳定性的研究有助于理解、预测、控制和减轻等离子体破坏的威胁，是优化燃烧等离子体运行模式，改善等离子体约束和输运的重要保障，是设计和制造先进的核聚变装置的重要依据.
数值模拟是等离子体稳定性研究中的关键方法之一，相比理论研究，它能够分析复杂的物理过程，而相比实验研究，它更加经济和灵活. 在等离子体物理数值模拟研究中，回旋动理学理论经常被用来研究在拉莫尔半径空间尺度下的动理学不稳定性和湍流传输[3-5]. 在回旋动理学理论中，通过回旋平均方法将描述分布函数的方程维度从6维降低到5维，使得其特别适用于研究更长时间尺度下的等离子体不稳定性和湍流传输物理过程.
粒子网格法（particle in cell，PIC）由于其良好的可扩展性、物理守恒性、波粒相互作用描述准确性等优势，在众多回旋动理学模拟算法中具有广泛适用度和应用前景[6-8]. 基于PIC算法的突出特点，科研学者在解决特定时空尺度物理问题的同时，逐步向多时空尺度耦合的非线性复杂物理模拟演进. 其对磁约束核聚变高性能数值模拟中涉及的程序架构、计算性能、算法优化、并行效率都提出了前所未有的挑战. 许多科研学者尝试借助异构平台的计算性能满足回旋动理学PIC代码日益增长的算力需求，在移植优化和数值算法上作出了诸多努力.
GTC代码是早期受益于异构并行计算的代码之一，基于CUDA在天河一号上展示2~3倍的加速[9]. 基于OPENACC在Titan上展示了2~3倍的加速，在Summit上展示了3~4倍的加速[10]. 基于Intel Xeon Phi加速器，在天河二号上展示了2~5倍的加速[11]. ORB5代码基于OPENACC，在Tesla P100 GPU和Tesla V100 GPU的Summit中分别获得了4倍和5倍的加速[12].
在上述研究中，通常着重考虑了等离子体中电子对模型的贡献，针对电子的模拟，凭借访存规则等优势可以获得较高的计算性能加速. 而聚变产物Alpha粒子与动理学离子类似，回旋半径较大，必须在回旋运动轨迹上进行回旋平均，从而带来大量非规则的网格数据访存，对访存性能提出了很高的要求. 文献显示在只有动理学离子和绝热电子的情况下，异构移植给整体性能带来了负面的优化[13]. 考虑到聚变产物Alpha粒子的约束和输运是磁约束聚变能否成功的关键. 本文重点聚焦于以Alpha粒子为代表的回旋动理学代码的异构移植和性能优化.
1. 实验平台：天河新一代超算系统
本文的移植优化及分析测试在天河新一代超级计算机上进行. 天河新一代超级计算机使用异构处理器MT-
3000 [14]，它包含16个CPU，4个加速集群（簇），96个控制核心和1 536个加速核心，理论计算密度高达145FLOPB. 每个加速核心以超长指令字（very long instruction word, VLIW）方式工作，每16个加速器核心和1个控制核心被组织成1个加速阵列，以SIMD指令控制. MT-3000 具有混合的存储器层次结构，包括每个集群的GSM（6MB），HBSM（48MB），DDR（32GB）存储器，每个加速阵列的AM（768KB）和SM（64KB）片上存储器为加速核供给数据. 其架构如图1所示.在异构处理器MT-
3000 上移植程序时有2个挑战：一方面，如何高效使用复杂的内存结构高效的将数据传递到加速阵列；另一方面，如何充分发挥高计算密度特性. 这2方面的挑战需要在程序移植优化时打破传统基于CPU的程序设计结构更多地强调计算性能的作用，从而实现整体性能的提高.2. VirtEx代码热点分析及异构开发
VirtEx是基于PIC算法开发的回旋动理学模拟代码，已成功用于分析线性电阻撕裂不稳定性[15]. 代码按照PIC方法，将带电粒子以拉格朗日法描述，对应在连续相空间的分布函数采样点；而场信息以欧拉法描述，采用结构化网格描述平衡场，采用非结构化网格描述扰动场[16]. VirtEx代码的并行化策略是通过在环形方向上将模拟区域划分为不同的子域实现空间并行化，每个子域由1组进程管理. 该组中的每个进程拥有子区域内的场信息副本，并在该子域内将粒子按照进程编号进行并行划分.
VirtEx代码的主要结构如图2所示，其主循环使用2阶龙格-库塔算法，在每个循环中，通过函数Push更新粒子在相空间的位置，其可以更加细致的分为粒子对场信息的回旋平均函数PG（push gather）和粒子位置更新函数PI（push interpolation）；通过函数Locate计算粒子位置和扰动场网格之间插值的权重系数；通过函数Charge计算在非结构化扰动网格上的分布函数矩. 而其他热点部分主要是对非结构化网格上的扰动场更新和粒子MPI通信等操作. 其中3个函数Push，Locate，Charge为代码的热点，共占主循环时间的85%以上.
![]()
图 2 VirtEx代码的主要结构及热点分布Figure 2. Main structure of the VirtEx code and hotspot distribution3个热点函数中涉及的算法如下所示：
算法1. 函数PushGather回旋平均算法.
输入：环向格点权重wzpart, 径向格点权重wppart, 极向格点权重wtpart, 格点编号jtpart, 扰动电场gradphi;
输出：回旋平均扰动场wpgc.
for (mp=0; mp<mpmax; mp++)/*粒子循环*/
for(igyro=0;igyro<ngyro;igyro++) /*回旋平均 循环*/
读取粒子所在的格点权重及索引；
以索引读取gradphi；
计算临时变量e；
end for
累加计算wpgc，供函数PI使用*/
end for
算法2. 函数PushInterpolation粒子位置更新算法.
输入：相空间坐标zpart, 历史相空间坐标zpart0，回旋平均扰动场wpgc；
输出：相空间坐标zpart.
for (mp=0; mp<mpmax; mp++)/*粒子循环*/
读取粒子信息 zpart ,wpgc；
插值获取网格信息、电场、磁场等；
计算场对粒子的作用；
推动粒子更新速度位置信息；
end for
算法3. 函数Locate粒子到场的插值权重系数算法.
输入：相空间坐标zpart；
输出：环向格点权重wzpart, 径向格点权重wppart, 极向格点权重wtpart, 格点编号jtpart.
for (mp=0; mp<mpmax; mp++)/*粒子循环*/
for(igyro=0; igyro<ngyro; igyro++)/*回旋平均 循环*/
读取粒子信息zpart；
读取网格信息；
计算粒子插值权重；
end for
end for
算法4. 函数Charge非结构化扰动网格上的分布函数矩算法.
输入：环向格点权重wzpart, 径向格点权重wppart, 极向格点权重wtpart, 格点编号jtpart；
输出：电流密度density.
for (mp=0; mp<mpmax; mp++)/*粒子循环*/
插值获取网格信息、电场、磁场；
for(igyro=0; igyro<ngyro; igyro++)/*回旋平均 循环*/
读取粒子插值权重；
计算粒子对于周围格点的扰动量；
粒子信息向网格上规约到density；
end for
end for
上述3个热点函数中的4个算法外层循环体均围绕粒子展开，且粒子间具有良好的独立性，面向异构处理器MT-
3000 异构移植工作主要围绕粒子循环的向量指令集改写展开.同时，为了更好适配向量指令集的访存特性，在数据结构上做了改写，将粒子数据使用SOA（struct of array）数据结构标识，网格数据使用AOS（array of struct）数据结构. 粒子数据具有数量多，独立性好的特性，配合SOA数据结构更适用于发挥向量指令运算的优势；而网格数据数量远远小于粒子数，访存量巨大，AOS的数据结构能够充分发挥内存局部性. 针对数据结构的改写工作为后续程序的性能优化提供了重要的保障.
3. 面向高计算密度异构设备的性能优化策略
基于上述对于程序热点函数的分析，回旋动理学PIC数值模拟算法涉及粒子与网格数据间的大量访存，尤其在面向扰动场网格数据的访存操作中存在非规则访问和原子写操作，二者对于访存性能提出了艰难的挑战，几个热点函数的访存与计算量统计如表1所示.
表 1 VirtEx热点函数的初始计算密度统计Table 1. Initial calculated density statistics of VirtEx hot spot function函数 浮点计算量/FLO 访存量/B 计算密度/FLOPB PG 269mp 232mp 1.15 PI 462mp 224mp 1.98 Locate 238mp 200mp 1.17 Charge 158mp 200mp 0.75 注：变量mp表示粒子数量，变量前系数为热点函数中每个粒子计算访存量的统计值. 因此，如何将计算密度在1~2 FLOPB的访存密集型模块，通过性能优化策略发挥高计算密度型异构设备的计算性能，是关键性的研究内容，也是本文的研究重点. 在本章中通过中间变量的即时计算，基于SM片上存储的软件缓存设计，热点函数合并3种优化方法展开介绍.
3.1 中间变量的即时计算
在传统基于CPU的程序设计中，开发者更倾向于主动寻找公用数据预先计算并暂存于内存中，利用多级高速缓存，通过索引获取数据，通过增加访存量换取计算量的减少. 然而，这种优化方法并不适合于基于宽向量计算的高计算密度型异构设备，大量引入访存会限制计算能力的发挥，同时使用索引的非规则访存模式也不适用于向量计算. 因此，考虑到新架构的特点，本文采用了与传统方法截然相反的优化方法来提高计算性能.
在VirtEx中，磁场、温度、密度、安全因子等中间变量可以将预计算转换为即时计算，引入热点函数中，按照每个粒子对中间变量的需求完成计算. 该操作可以有效减少热点函数中的规则访存和非规则访存，降低流水线中断次数，避免由于按索引访问所带来的向量重组操作.
通过热点函数分析，可以进行优化的中间变量重要分为2类. 一类以每个径向网格上的极向网格点数mtheta为例，该函数可以在热点函数中完成即时计算：
mthetai=2Floor(πriΔl+0.5). (1) 另一类中间变量却难以直接解析化表达，例如粒子在非结构化扰动场网格中的位置索引信息igrid，其形式为
igridi=1+i−1∑j=0mthetai, (2) mthetai=2πrΔl+δi=ai+b+δi. (3) 如式（2）所示，变量igrid的计算基于变量mtheta的累加式，而由于函数Floor引入的不连续性，导致变量igrid的数学公式不能通过简单的变换和积分得出.
由于极向格点数远大于1，且径向格点在r坐标描述下是均匀的，当残差δi≪1，igrid同样可以表示为
igridi=ai2+bi+c+ri, (4) 其中残差r远小于二次函数部分. 为了能够构建igrid的解析表达式，采用多项式来拟合二次函数的部分，而残差可以通过周期函数f来降低到0.5以下，如图3所示. 从而igrid的解析表达式可以表示为如下的形式：
![]()
图 3 位置索引变量igrid真实值与数值拟合的对比Figure 3. Comparison of the real value and numerical fitting of the location index variable igridigridi=Round[ai2+bi+c+f(i)]. (5) 得益于对平衡剖面信息的解析化表达和即时计算，函数PushInterpolation和函数Locate中的随机内存访问过程得到减少. 只有热点函数PushGather中存在针对扰动场回旋平均的随机内存访问，在下面的章节中会论述相应的优化方法.
3.2 基于SM片上存储的软件缓存设计
在基于CPU的通用架构中，内置的缓存机制允许开发者在编程时无需关注高速缓存，更多的是将其视为自动化的访存系统. 而在MT-
3000 处理器中，考虑到性能，内存和SM/AM之间，以及SM/AM和向量寄存器之间的数据交换需要由程序员手动控制. 在处理内存的随机访问时，依赖DMA接口操作需要依赖索引和数据，造成了内存带宽的浪费. 为了解决这个问题，本文针对加速阵列内部片上存储SM设计软缓存机制，充分发挥内存结构和内存局部性的优势.在VirtEx热点函数中有2个非规则访问，其中一个是在函数Push中涉及到对扰动场网格数据的非规则访问，另一个是在函数Charge中涉及到对扰动场网格数据更新的原子写操作.
函数Charge通过累加操作(+=)将粒子信息到网格上，由于粒子分散在子域内的多个进程，且网格数远小于粒子数，这将涉及到原子操作. 读/写锁是MT-3000处理器中解决数据竞争的重要方法，因此基于读/写锁设计了1种多级同步的软件缓存机制，首先在SM中进行细粒度(如单字)更新，不涉及任何同步操作；其次，使用读写锁保证缓存块在被换出时不会受到数据竞争. 同时完成缓存块从SM到主存储器的累加操作.
函数PushGaher主要通过4点回旋平均算法获取粒子在回旋运动轨迹上的扰动场信息. 由于片上缓存空间有限，回旋平均算法的随机访问性质会对主存带来巨大的访存开销. 因此基于片上SM存储设计了1种软件缓存机制，该机制通过粒子索引将网格数据按照缓存块读入，如果向量宽度内所有粒子的索引均在缓存块内命中，组装网格数据向量传到向量寄存器完成向量计算；如果索引未在缓存块命中，按照所需索引完成缓存块数据的更新. 同时考虑到性能和局部性的平衡，设计64个缓存块并使用哈希作为缓存块的标识.
在软件缓存机制的实施后，非规则访存被有效转化，访存带宽的压力得到了缓解. 为缓存命中问题. 进一步地，考虑到回旋平均算法需获取轨迹上每1点的扰动场信息，由于粒子在速度空间分布的随机性，在更新粒子位置后，极坐标方向的粒子分布会被分散，从而扰乱粒子在非结构化扰动场网格上的分布. 程序现有的基于粒子所在径向网格点的排序算法，由于加速阵列中的片上存储空间有限，该算法不足以支撑高计算密度的异构设备，导致缓存命中率的降低.
图4显示了排序算法优化前后，粒子序号与相应的非结构化网格序号之间的关系，其中psi排序是原始的径向排序算法，igrid排序是改进的排序算法，按照粒子所在的网格点排序，增强了空间局部性. 优化后的排序采用桶式排序算法，每个桶对应于粒子所属的网格点，由于粒子运动的对称性，每个桶的容量总是与每个网格的粒子数同序，因此该算法的复杂性与原来的psi排序同样是O(N).
![]()
图 4 不同排序算法下的粒子格点编号对比Figure 4. Comparison of particle lattice numbers under different sorting algorithms不同排序算法下针对扰动场变量gradphi的缓存命中率，如表2所示，在64个缓存块和1 024 B缓存块大小的情况下，扰动场变量gradphi在没有粒子排序的情况下命中率为77.99%，接近于psi排序下的84.47%，而采用igrid排序可以获得99.15%的缓存命中率，得益于超高的缓存命中率，针对变量gradphi的非规则访问可以被近似视作规则访问.
表 2 不同排序算法下针对扰动场变量gradphi的缓存命中率Table 2. Cache Hit Rate for Disturbance Field Variable gradphi Under Different Sorting Algorithms排序算法 缓存命中率/% 不排序 77.99 psi排序 84.47 igrid排序 99.15 3.3 热点函数合并
通过热点函数面向异构加速器MT-
3000 的移植以及上述几种优化方式的应用. 非规则访存操作已经被近似消除，减轻了访存带宽的压力. 在经过优化后，热点函数PG，PI，Locate的浮点计算量、访存量以及计算密度的统计数据如表3所示，其中mp表示粒子数量，考虑到每个粒子相同的操作，其在统计中作为系数表示. 从数据上可以看出，由于函数PG中的回旋平均操作主要涉及内存访问，其计算密度仅为1.39；而时间占比最高的函数PI，考虑到基于粒子的计算特点，计算密度仅为12.4；而函数Locate在经过变量即时计算优化后，计算密度达到56.3. 综上所述，时间占比高达40%的函数Push的计算密度需要进一步提高计算访存比.表 3 热点函数合并优化后计算密度统计Table 3. Hot Spot Function is Merged and Optimized to Calculate the Density Statistics函数 浮点计算量/FLO 访存量/B 计算密度/FLOPB PG 277mp 198.64mp 1.39 PI 1 888mp 152mp 12.4 Locate 12 161mp 216mp 56.3 PushOpt 14 326mp 134.64mp 106.4 注：变量mp表示粒子数量，变量前系数为热点函数中每个粒子计算访存量的统计值. 函数PG，PI，Locate在PIC算法中是计算粒子运动的3个相关函数，函数Locate负责计算插值系数，函数PG负责获取网格数据，函数PI负责推动粒子，三者在算法上具备可合并性. 将函数Locate引入到函数Push中，并将函数PG和PI合并，合并后输入仅为粒子信息和网格信息，输出为粒子信息，减少了对于大量中间变量的读写. 优化函数PushOpt的计算密度达到106.4 FLOPB，进一步缩小了与理论值的差距.
4. 优化性能测试及分析
4.1 中等规模基准算例性能测试
在该这个基准算例测试中，我们用1个MPI进程控制1个MT-3000加速集群（簇），在天河新一代超算系统上使用120个节点上的480个MPI进程和480个簇. 该基准测试使用了1.23 × 106个网格，模拟了2.5 × 109个粒子.
表4显示了CPU版本和优化版本之间在主循环和热点函数上的性能对比，CPU版本的3个主要的热点函数的占比达到86.06%. 结果显示，基于MT-
3000 处理器的应用加速效果良好，总体速度提高了4.2倍，其中函数Push和函数Locate分别实现了10.9倍和13.3倍的加速，在具有原子操作的函数Charge实现了16.2倍的性能提升.表 4 基准算例的性能表现Table 4. The Performance of Benchmark Examples热点函数 CPU版本 优化后版本 加速比 计算时间/s 占比/% 计算时间/s 占比/% 主循环 845.63 100 201.46 100 4.2 Push 323.86 38.30 29.64 14.71 10.9 Locate 128.69 15.22 9.67 4.80 13.3 Charge 275.19 32.54 16.98 8.43 16.2 4.2 扩展性测试
本节展示了优化后的VirtEx程序的弱扩展性测试结果. 在弱扩展性测试中，基准测试为120个节点，使用了3.86 × 105个网格，模拟了3.7 × 109个粒子. 随着节点数增加至3 840个，模拟的粒子数也相应的增加到了1.18 × 1011. 经过多轮测试取平均后的并行效率，如图5所示，在天河新一代超算系统的3 840个节点5 898 240个加速器核心上，其并行效率为88.4%，展示了良好的弱扩展性.
![]()
图 5 120个节点到3 840个节点的弱扩展性测试结果Figure 5. Weak scalability test results from 120 to 3 840 nodes5. 结 论
基于天河新一代超算系统的异构加速器MT-
3000 对大规模并行磁约束聚变回旋动理学模拟代码VirtEx进行代码移植和性能优化，围绕高计算密度型系统和访存密集型应用间存在的矛盾. 通过中间变量的即时计算、定制化的软件缓存设计、空间局部性优化、热点函数合并等优化策略，并通过数据分析验证了优化的合理性. 同时在基准测试中，VirtEx的优化显示了良好的加速效果，其中函数Push提速10.9倍，函数Locate提速13.3倍，函数Charge提速16.2倍，从而使整个程序提速4.2倍. 并且在3 840个节点的5 898 240个加速器核心上展示了良好的可扩展性，并行效率为88.4%.作者贡献声明：李青峰负责程序设计、移植、测试，并撰写论文；李跃岩负责设计并实现优化算法；栾钟治负责程序瓶颈分析和解决方案提供；张文禄提供了针对程序原理和算法方面的指导；龚春叶提供了针对异构加速设备的优化指导；郑刚提供了系统测试环境及保障工作；康波提供了共性技术的指导；孟祥飞负责设计研究方案并把控研究进度.
-
![]()
图 10 双向算子融合的通信计算重叠方法
Figure 10. Bidirectional operator fusion for overlapping methods in communication computing
![]()
图 11 从核内部通信计算重叠
Figure 11. Communication calculation overlapping of the slave core internal
![]()
图 12 不同存储架构下主机-加速卡传输性能
Figure 12. Host-accelerator card transfer performance under different storage architectures
![]()
图 14 CSC-AG and Ring-AG算法的带宽对比
Figure 14. Bandwidth comparison of CSC-AG and Ring-AG algorithms
![]()
图 15 Ring-RS和CSC-RS算法的带宽对比
Figure 15. Bandwidth comparison of Ring-RS和CSC-RS algorithms
表 1 运行时库内存管理接口
Table 1 Runtime Library Memory Management Interface
SDAA接口 功能描述 备注 sdaaMalloc 在设备端Local-HBM
分配内存已有接口，最大15 GB sdaaMallocCross 在设备端Global-HBM
分配内存新增接口，最大分配60 GB sdaaFree 释放Local-HBM已
分配内存已有接口 sdaaFreeCross 释放Global-HBM已
分配内存新增接口 
下载: 导出CSV
表 2 测试环境
Table 2 Testing Environment
服务器配置 操作系统 加速卡配置 驱动 运行时
系统CPU Silver4214 2.20 GHz
内存 DDR4 128 GBCentOS
7.8申威智能加速卡 AI-driver1.0-T SDAA
1.0-T
下载: 导出CSV
表 3 CSC-AG通信计算重叠实验数据
Table 3 Experimental Data of CSC-AG for Communication Calculation Overlapping
通信数据量/KB 通讯时间/μs 重叠收益/μs 收益百分比/% 2048 32 19 59 4096 55 29 52 8192 200 46 54 16384 195 84 43 32768 356 181 50
下载: 导出CSV
表 4 CSC-RS通信计算重叠实验数据
Table 4 Experimental Data of CSC-RS for Communication Calculation Overlapping
通信数据量/KB 通讯时间/μs 重叠收益/μs 收益百分比/% 2048 54 19 35 4096 98 32 33 8192 184 58 32 16384 347 116 33 32768 631 209 33
下载: 导出CSV
表 5 卡内通信训练的预期性能
Table 5 Expected Performance of the Intra Card Communication Training
模型 通信方式 单层时间/s 每轮迭代/s 预训练/d GPT-NeoX 20B Ring-TP 1.28 3.52 6.1 双向融合后CSC-TP 0.80 2.20 3.8 LLaMa 70B Ring-TP 1.15 5.75 34.9 双向融合后CSC-TP 0.71 3.56 21.6
下载: 导出CSV
-
[1] 王睿,张留洋,高志涌,等. 面向边缘智能的大模型研究进展[J/OL]. 计算机研究与发展,[2025-02-07]. http://kns.cnki.net/kcms/detail/11.1777.TP.20250127.0921.006.html Wang Rui, Zhang Liuyang, Gao Zhiyong, et al. Progress in research on large models for edge-oriented intelligence[J/OL]. Computer Research and Development, [2025-02-07]. http://kns.cnki.net/kcms/detail/11.1777.TP.20250127.0921.006.html (in Chinese)
[2] DeepSeek-AI. DeepSeek-R1: Incentivizing reasoning capability in LLMs via reinforcement learning[J]. arXiv preprint, arXiv: 2501.12948, 2025. DOI: 10.48550/arXiv.2501.12948
[3] Ouyang S, Dong D Z, Xu Y M, et al. Communication optimization strategies for distributed deep neural network training: A survey[J]. Journal of Parallel and Distributed Computing, 2021, 149: 52–65. DOI: 10.1016/j.jpdc.2020.11.005
[4] Weingram A, Li Y, Qi H, et al. xCCL: A survey of industry-led collective communication libraries for deep learning[J]. Journal of Computer Science and Technology, 2023, 38: 166−195 doi: 10.1007/s11390-023-2894-6
[5] NVIDIA. NVIDIA DGX−1 System Architecture White Paper 2017[R/OL].[2024-12-30]. https://images.nvidia.cn/content/pdf/dgx1-system-architecture-whitepaper1.pdf
[6] Tipparaju V, Nieplocha J, Panda D K. (2003). Fast collective operations using shared and remote memory access protocols on clusters[C]//Proc of Int Parallel and Distributed Processing Symposium. Washington, DC: IEEE Computer Society, 2003: 10
[7] Pabst S, Koch A, Straßer W. Fast and scalable CPU/GPU collision detection for rigid and deformable surfaces[J]. Computer Graphics Forum, 2010, 29(7): 2145−2154 doi: 10.1111/j.1467-8659.2010.01802.x
[8] Xu Q, Jeon H, Annavaram M. Graph processing on GPUs: Where are the bottlenecks?[C]//Proc of 2014 IEEE Int Symp on Workload Characterization (IISWC). Piscataway, NJ: IEEE, 2014: 140−149
[9] Next Platform. The system bottleneck shifts to PCI-express[R/OL] [2017-07-14]. https://www.nextplatform.com/2017/07/14/system-bottleneck-shifts-pci-express/
[10] 黄彤彤, 陈昊, 武辰飞, 等. Concurrent multi-die optimization物理实现方案的应用[J]. 电子技术应用,2023,49(8):30−35 Huang Tongtong, Chen Hao, Wu Chenfei, et al. Application of physical implementation scheme for Concurrent multi-die optimization[J]. Electronics Applications, 2023, 49(8): 30−35 (in Chinese)
[11] 曾嵘浩. 基于海上的的多目标跟踪与行为分析研究[D]. 西安:西安电子科技大学,2023. DOI: 10.27389/d.cnki.gxadu.2023.001428 Zeng Ronghao. Research on multi-target tracking and behavior analysis based on maritime[D]. Xi’an: Xi’an Electronic Science and Technology University, 2023. DOI:10.27389/d.cnki.gxadu.2023.001428 (in Chinese)
[12] 俞铭辉. 基于国产智能芯片的模型移植和优化的研究[D]. 杭州:杭州电子科技大学,2024. DOI: 10.27075/d.cnki.ghzdc.2024.000968 Yu Minghui. Research on model transplantation and optimization based on domestic smart chip[D]. Hangzhou: Hangzhou University of Electronic Science and Technology, 2024. DOI:10.27075/d.cnki.ghzdc.2024.000968 (in Chinese)
[13] 赵玉龙, 张鲁飞, 许国春, 等. SDAA:面向申威智能加速卡的运行时系统[J]. 软件学报,2024,35(12):5710−5724 Zhao Yulong, Zhang Lufei, Xu Guochun, et al. SDAA: Runtime system for Sunway intelligent acceleration card[J]. Journal of Software, 2024, 35(12): 5710−5724 (in Chinese)
[14] Wikipedia. RDMA over converged Ethernet[EB/OL]. Wikipedia, the free encyclopedia[2024-12-01]. https://en.wikipedia.org/w/index.php?title=RDMA_over_Converged_ Ethernet&oldid=782744462, 2017.
[15] Vaswani A, Shazeer N, Parmar N, et al. Attention is all you need[C]//Proc of the 31st Conf on Neural Information Processing Systems (NIPS 2017). Long Beach, CA: Curran Associates Inc, 2017: 5998−6008
[16] Sergeev A, Balso M D. Horovod: Fast and easy distributed deep learning in TensorFlow[J]. arXiv preprint, arXiv: 1802.05799, 2018
[17] Shoeybi M, Patwary M, Puri R, et al. Megatron-LM: Training multi-billion parameter language models using model parallelism[J]. arXiv preprint, arXiv 1909.08053, 2019
[18] Huang Y, Cheng Y, Bapna A, et al. GPipe: Efficient training of giant neural networks using pipeline parallelism[C]//Advances in the 32nd Conf on Neural Information Processing Systems (NeurIPS 2019). Vancouver, CA: Curran Associates Inc 2019: 8−14
[19] Narayanan D, Harlap A, Phanishayee A, et al. PipeDream: Generalized pipeline parallelism for DNN training[C/OL]//Proc of the 27th ACM Symp on Operating Systems Principles New York: ACM[2025-01-15]. https://doi.org/10.48550/arXiv.1806.03377, 2019
[20] Li S, Xue F, Li Y, et al. Sequence parallelism: Long sequence training from system perspective[C]//Proc of the 61st Annual Meeting of the Association for Computational Linguistics. Toronto, Canada: 2021: 2391−2404
[21] 高亦沁,罗智宇,王一超,等. 面向国产超算的操作系统评测与优化[J/OL]. 计算机科学,[2025-02-11]. http://kns.cnki.net/kcms/detail/50.1075.tp.20240925.1330.007.html Gao Yiqin, Luo Zhiyu, Wang Yichao, et al. Evaluation and optimization of operating system for domestic supercomputing[J/OL]. Computer Science, [2025-02-11]. http://kns.cnki.net/kcms/detail/50.1075.tp.20240925.1330.007.html (in Chinese)
[22] Li M, Andersen D G, Park J W, et al. Scaling distributed machine learning with the parameter server[C]//Proc of the 11th USENIX Symp on Operating Systems Design and Implementation. Berkeley, CA: USENIX Association, 2014: 583−598
[23] Träff J L. Optimal, non-pipelined Reduce-scatter and Allreduce algorithms[J]. arXiv preprint, arXiv: 2410.14234, 2024
[24] Wasi-ur-Rahman M, Lu X, Islam N S, et al. HOMR: A hybrid approach to exploit maximum overlapping in MapReduce over high performance interconnects[C]//Proc of the Int Conf on Supercomputing (ICS). New York: ACM 2014: 33−42. DOI: 10.1145/2597652.2597684
[25] Ba J, Kiros J R, Hinton G E. Layer normalization[J]. arXiv preprint, arXiv: 1607.06450, 2016
[26] Black S, Biderman S, Hallahan E, et al. GPT-NeoX−20B: An open-source autoregressive language model[J]. arXiv preprint, arXiv: 2204.06745, 2022
[27] Touvron H, Martin L, Stone K, et al. Llama 2: Open foundation and fine-tuned chat models[J]. arXiv preprint, arXiv: 2307.09288, 2023
计量
- 文章访问数: 18
- HTML全文浏览量: 0
- PDF下载量: 9
