摘要: “条件和”加法逻辑是一种用来进行高速、并行、数字加法操作的新结构。它的设计基于计算从各个组列中所有可能分布的进位而产生的“条件和”及“条件进位”。“条件和”加法逻辑的优点是:快速顺序式的加法速度不因被加数的长度变化而变化;这种加法器可以采用“积木元件”(integrated devices)或(modules)。“条件和”加法逻辑能适用于所有正基数及多于两个数求和的加法操作。与本文有关的另一篇文章中,比较几种加法器的结果表明,在一定的条件下“条件和”加法器在包括运算速度在内的若干方面是一种较优越的加法器。