摘要: 三、宏单元1.主单元阵列的主单元构成芯片内部区。承担大部分逻辑能力,每个主单元有52晶体管和48电阻(图2)。这些元件通过第一层金属连线连接起来,形成四个树状结构的逻辑功能,图3表明连成一个4输入异或门(H 11)。从输入端A或C到输出端Y的最大传播延迟时间tpd为1.2 ns。这值适于扇出为1,输出跟随器电流(R 8)为1mA的情况。类似的是从B或D输入到Y输出的最大传播延迟tpd=165 ns