摘要: 本文叙述一个每秒44兆位串行流水线乘法器,它采用新颖的线路结构实现高效算法。此乘法器用于带符号的数值系数(SM)与任意字长的2的补码数(TC)相乘,产生的乘积自动舍入并截取与输入数相同的字长。电路设计集中研究位单元——一个与系数字的一位相对应的电路单元。由这样的位单元,可以构成任意复杂的乘法器。实际实现的乘法器包含4个位