摘要: 本文叙述一个三级门4×4位乘法器的设计以及采用34个EGL电流导引单元实现该乘法器的大规模集成电路。采用定型的单级通用逻辑门作为此乘法器的主要逻辑积木式元件,延迟时间可以比以前叙述的乘法器缩短二分之一。