摘要: 我们引用串行二进制一位加法器的通常线路(图1)。被加数的代码从最低位开始串行地加到输入端Ⅰ和Ⅱ上,和数代码的各位顺次地在加法器的输出端Ⅳ上送出。经延迟线(Л.3)至加法器输入端Ⅲ的下一位的进位从输出端Ⅴ途出。现来细看表1,在它的左半边,在“输入”和“输出”栏中给出了在加法器输入端Ⅰ、Ⅱ、和Ⅲ上的讯号和在输出端Ⅳ和Ⅴ上与之相应的讯号的已知八种可能组合。在输入端Ⅰ、Ⅱ