摘要: 与其他类型集成电路相比,射极耦合电路具有最快的速度,然而它需要很大的功耗即每个逻辑电路为25～60毫瓦,因此限制了电路集成度进一步的提高。降低功耗的途径之一是在更高集成度的电路结构中采用更低的逻辑摆幅和较窄的转换区宽度的射极耦合逻辑电路。基本“或～或非”电路如图1a所示,其转换特性参见图1б。如果在电路输入端之一（如A输入端）加高电平（逻辑“1”）相应的输入晶体管T₁通导,同时在它的收集极（“或—或非”电路的输出）维持相应于逻辑“0”的低