摘要: 通常,I²L门的传播延迟时间随着注入管电流的增加而减小。这是因为耗尽层结电容更迅速充放电的结果。可是,在中等电流范围内,由于有源晶体管电荷存储的增加,延迟时间开始饱和。由于开关管基区比基区下面剩余的外延层部分是更重的掺杂,电荷存储的主要部分在这后面的区域中,而且在常规的I²L中,pnp注入管基区内的存储比npn管少很多,在这些条件下,给出了最小的延迟时间t_d为(见I₁,方程（18）和（21）)