高级检索

    用隧道二极管提高晶体管——电阻逻辑线路的速度

      摘要
    • 摘要: 图1α是一种常见的晶体管电阻逻辑线路（TRL）。它的缺点就是工作频率太低。用 ft=300兆周的晶体管构成的逻辑线路大约有100毫微秒的延迟。如果采用隧道二极管-晶体管-电阻逻辑（TDTBL）(用上述晶体管),那么,它的

       

      • HTML全文
      • 参考文献(0)
      • 相关文章
      • 施引文献
    • 资源附件(0)

    /

    返回文章
    返回
    邮件订阅 RSS