摘要: 本文討論一个並行加法器的邏輯設計,它可以將兩个53位數的加法在1微秒之内完成。設計中采用了已在國家标准局計算机SEAC和DYSEAC中@得良好效果的1兆週基本电路。根据进位數对加数和被加数之間函数关系的分析,可以証明,只要增加少量的元件,就能夠实現很多数位的同时进位。每一个进位数的布尔表示式,都可以由某一較低位的进位及適当的加數和被加数的@函数來表示。这些較复雜的公式,都用它們所包含的公共項及公因子來表示,使之簡化。这些公共項及公因子,称为輔助进位函数,可以簡單地來完成。所有函数表示式都可以由所采用的电路來实現。